# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Japanese Laid-Open Patent

Laid-open No.

55-050663

Laid-Open Date

April 12, 1980

Application No.

53-124021

Filing Date

October 7, 1978

Inventor

Shumpei Yamazaki

7-21-21 Kitakarasuyama, Setagaya, Tokyo

Applicant

Semiconductor Energy Laboratory Co., Ltd.

#### SPECIFICATION

Title of Invention

A semiconductor device and the manufacturing method thereof

#### What is claimed:

- 1. A semiconductor device wherein at least a part of the channel formation region of a insulated gate type field effect transistor is formed by non-single crystal semiconductor, and an inert gas such as hydrogen, helium, or neon, or a halogenide such as chlorine at a concentration of 0.1 mole% or more is added to said semiconductor.
- 2. The semiconductor device of claim 1 wherein a non-single crystal semiconductor layer is formed over the insulator formed on the substrate.
- 3. The production method of a semiconductor device wherein a semiconductor substrate, or a semiconductor device formed on a semiconductor substrate is held under the ambient of an inductively excited inert gas or halogenide such as chlorine kept at a pressure of 1 x  $10^{-2}$ mmHg or more, and to perform induction curing.

Detailed Description of the present Invention

The present invention relates to a semiconductor device having non-single crystal semiconductor at least partially, and the manufacturing method thereof.

The present invention relates to an insulated gate type field effect transistor (hereinafter referred to as MIS-FET) wherein a non-single crystal semiconductor, such as amorphous or polycrystal, constitutes at least a part of the channel formation region under the gate insulator, and an inert gas such as hydrogen, helium, or neon, or a halogenide such as chlorine at a concentration of 0.1 mole% or more is added. The object of the present invention is to neutralize and eliminate the recombination centers of dangling bonds reside in the non-crystal semiconductor region, by foregoing method.

It is also purposed to set the mobility of electrons and holes to the same level of, or almost the same level as that of single crystal semiconductors.

The present invention aims to be able to form the second MIS-FET on or on the upper layer of; a semiconductor substrate which has a MIS-FET, a capacitor, and a resistor or a diode formed on it, a substrate which has an insulator formed on it, or a substrate which has the first MIS-FET formed on it.

The present invention relates to a semiconductor manufacturing method wherein an inert gas such as hydrogen(including deuterium), helium, or neon, or a halogenide such as chlorine kept in the ambient air at a pressure of  $10^{-2}$  mmHg or more, and the ambient gas thereof is activated by high-frequency or micro-wave energy to be add to a non-single crystal semiconductor device having P or N conductivity type and a impurity at a concentration of 2 x  $10^{19}$ cm<sup>-3</sup> or less, for example,  $10^{14}$  to  $10^{17}$ cm<sup>-3</sup>.

The semiconductor device manufacturing known heretofore merely composes and integrates MIS-FET or bipolar transistors, capacitors, resistors and diodes onto a single crystal semiconductor substrate.

Therefore, an active element as a MIS-FET or a transistor, is always formed on a single crystal substrate. Especially, for the channel region of a MIS-FET, and the base and the collector

of a bipolar transistor, single crystal semiconductors with sufficiently small concentration of recombination centers for carriers, electrons and holes, are used, since the lifetime of the carriers delicately affects said regions. Also, lattice defects or other lattice incommensurability and recombination centers by dangling bonds are the main factors of the soft breakdown or leak increase in reverse breakdown voltage at a PN junction.

The semiconductor device of the present invention was realized by enabling a reduction of the concentration of the recombination centers not in a single crystal semiconductor, but in a non-single crystal semiconductor(polycrystal or amorphous) to a small enough level.

In general, to form a semiconductor device, various ranges of temperatures are required. For example, in manufacturing a silicon semiconductor, impurity diffusion process at 900 to 1200 film formation process by gas phase method (low-pressure CVD) for silicon oxide, silicon nitride and silicon at 350 to 900  $^{\circ}$ are required. The present invention is characterized as a method adopting a process wherein an inert gas such as hydrogen, helium or neon, or a halogenide such as chlorine, in a chemically activated state, or an atomic state, is applied to a finished or partially finished substrate which has gone through all, or a part of the foregoing processes. In the present invention, such doping process is also called in a generic term, "induction curing\*. The advantage of the present invention resides in the fact that it electrically neutralizes a semiconductor, especially a non-single crystal semiconductor by the processes; applying high-frequency energy or micro-wave energy to inductively excite hydrogen elements (including deuterium) to make them chemically active, and leaving a semiconductor for 5 minutes to 2 hours in that atmosphere at a pressure of 10-2mmHg or more, so that the

hydrogen elements are linked with the dangling bonds in the semiconductor, and also assist in making covalent bonds.

The following is the explanation of the present invention in accordance with its embodiment.

Fig. 1 is a cross-section of a MIS type field effect semiconductor.

The present invention was realized by the processes; forming a thin film of silicon oxide or silicon nitride in a thickness of 200 Å to 200  $\mu$  , and implanting oxygen or nitrogen ions to the silicon substrate (1) surface by ion implantation at 150 to 300KeV. Said substrate is annealed for 10 to 30 minutes at 900 substrate, a silicon film is formed through low-pressure gas phase method in which silane(SiH4), dichlorosilane(SiH2Cl2), and other silicide are made into a reaction gas at a pressure of 0.1 to 10TORR(mmHg) and at a temperature of 500 to 900 $^{\circ}$ C. For a heating source, RF induction of 1 to 10MHz is used, however, it can be substituted by resistance heating. This semiconductor film formation by low-pressure gas phase method was performed in accordance with Japanese patent pub. No. 51-1389. Of course it can be substituted by glow discharge method at a temperature of room to 500°C, or sputtering method.

By aforementioned processes, a silicon semiconductor film is formed in a thickness of 0.1 to  $2\mu$ . This film surface is a polycrystal when the insulating layer (2) is pure  $\mathrm{SiO}_2$  or  $\mathrm{SiN}_4$ , though it has an epitaxial structure partially containing nonsingle crystal when the volume of oxygen or nitrogen contained in the insulating layer is at  $10^{18}$  to  $10^{21}\mathrm{cm}^{-3}$ . However, the semiconductor film formed in this embodiment indicated a substantial epitaxial structure. It is very important to try reducing recombination centers to make the semiconductor as close to a complete crystal as possible.

The object of the present invention is to eliminate the recombination centers from a semiconductor film which holds a large concentration of recombination centers by inductive electric energy.

A field insulator (3) is formed in a thickness of 1 to  $2\mu$  in accordance with Japanese patents (pub. No.52-20312 and No.50-37500) invented by the present inventor. After this process, a 100 to 1000A thick gate insulating film (12), and if necessary, a contact (7) of the silicon semiconductor, then a gate electrode (11) by self-align method and a semiconductor film by low-pressure CVD method are formed respectively.

In addition. an overcoat (10) of  $SiO_2$  film in a thickness of 0.5 to  $2\,\mu$  is formed. To make the surface of this film flat, PIQ etc. can be also used instead of SiO<sub>2</sub> film. A hole (8) for aluminum electrode is made, and an aluminum electrode and a lead (8) are formed. When the channel formation region (4) is a Ptype, phosphorus and arsenic impurities are used in formation of a source (5) and a drain (6) to make them  $N^{+}$ -type of  $10^{18}$  to 1021cm-3. For the gate electrode material, a metal such as molybdate or tungsten can be also used. Also, phosphorus impurity at a concentration of  $10^{19} \mathrm{cm}^{-3}$  or more cab be added to make it a low-resistance semiconductor lead. When this impurity concentration was at 1019cm-3 or more, especially at 1021cm-3, the neutralization effect by the electric energy was not observed. On the other hand, the concentration of impurity in the channel formation region was as low as  $10^{14}$  to  $10^{17} \mathrm{cm}^{-3}$ , and was very sensitive.

It was widely known that carriers, electrons and holes, in an single crystal usually have structure-sensitivity. However, the present invention discovered that the structure-sensitivity is resulted by not the crystal structure, but the reaction of the recombination centers reside in it. The present invention aimed to neutralize and eliminate these recombination centers which

gives this sensitivity to carriers. To realize that, the present invention adopted a process adding 0.1 mole%, typically 5 to 20 mole%, of hydrogen or helium. When hydrogen was added to the completed fig.1 (A) device, the lifetime of the carriers increased by 103 to 105 times. A C-V diode indicated the order of  $Q_{\rm ss}$   $\sim$   $10^{10} {
m cm}^{-2}$  which is almost the same C-V characteristic as the theory. The following is the method used for chemical excitation of an inert gas such as hydrogen or helium, or a halogenide such as chlorine. The apparatus is arranged in the way as such; a lateral type quartz tube having diameter of 5 to 20cm, typically 15 cm and length of 2m surrounded by RF induction furnaces, and a copper pipe coiled over them for water cooling purpose. The frequency used was 1 to 20MHz. An resistance heating furnace was placed the outside, and a heating element was arranged as to face vertically to the electromagnetic wave from the induction furnaces. The RF furnaces of 30 to 100KW were used. 5 to 55 pieces of the fig.1 (A) substrates, for example, silicon substrates(diameter of 10cm) standing on a port were loaded into the reaction tube. The ambient pressure was reduced down to  $10^{-3}$ mmHg. Hydrogen was applied into the tube, then the pressure was brought back up to the normal level. The tube was vacuumed once again to  $10^{-2}$  to  $10^{-3}$  mmHg, then set at  $10^{-1}$  to 10mmHg. While a reaction element, hydrogen or helium was being applied continuously from one end, the tube was being vacuumed continuously from the other end by a rotary pump etc.

After heating the substrates to 300 to  $500\,\mathrm{C}$  by the resistance heating furnace, voltage excitation was applied to the induction furnaces to perform doping. When current excitation was performed, it was found to be unfavorable by an observation that it heated only the metal walls or metallic parts of the substrates. Therefore, voltage excitation was adopted for activating the reaction gas. Moreover, when the temperature is  $300\,\mathrm{C}$  or more, hydrogen atoms or helium atoms can move freely in a solid body

as they are interstitial atoms. Therefore, the atoms could be doped to the concentration of a sufficiently equilibrium state.

After the doping, the ambient temperature was reduced down to the room temperature. In the m an time, the excitation of the reaction gas was continuously being performed. More precisely, heating + excitation were performed for 5 to 60 minutes, typically for 30 minutes, then excitation at the room temperature was performed for 5 to 60 minutes, typically for 15 minutes. When materials that are easy to melt or easy to be alloyed at a relatively low temperature such as aluminum, are used, the maximum heating temperature is set at  $500\,\mathrm{C}$ . A higher heating temperature (600 to 1000 $^{\circ}$ ) may be used when such materials are not used. However it is important to acknowledge that hydrogen and helium atoms etc. are easy to be desorbed from the atoms in a semiconductor, and freed as  $H_2$  or  $H_3$  in a temperature from 300 Therefore, in conducting induction curing at high to 500℃. temperature, it is necessary to continue applying electric energy even after the temperature is reduced to the room temper-Moreover, the pressure inside the reaction tube is preferred to be as high as glow discharge, RF induction excitation, and induction curing processes allows.

Therefore, the present invention adopted the pressure at 0.01mmHg or more, typically 0.1 to 100mmHg for doping more than 0.1 mole%, even though the effectiveness of the present invention has been observed in an experiment under a pressure of 106 to 10-5mmHg. Of course RF induction can be done in a room temperature. At 0.001mmHg or less, it indicated an effectiveness in neutralizing the recombination centers of a low concentration in a single crystal. However, it experimentally required more than one hour of curing.

The frequency shall be microwaves. Especially a frequency between 50 to 1000MHz was found to be greatly effective and favorable even under an atmospheric pressure. In this case, use

of a waveguide as a reaction tube is preferable. Since the size of the waveguide is determined when TEM mode is made, it is better to perform the process by radiating microwaves into the curing oven like it is done in a microwave oven. The pressure in the reaction tube can be increased or decreased during induction curing. At a high temperature, a large amount of additives can be doped into a semiconductor because the equilibrium state between the gas and solid of the semiconductor is large. fore, an rapid cool-down while performing induction curing was more effective compare to a gradual cooling. For example, rapid cooling of  $900^{\circ}$  substrates down to a room temperature allows the concentration of dopants to be 3 to 10 times of the concentration obtained by a gradual cooling. The reaction gas can be hydrogen only, or helium only. However, it is more preferable to perform an excitation initially by helium and later by hydro-Because hydrogen has a characteristic to be tied with dangling bonds, on the other hand, helium has a characteristic to promote unstable dangling bonds to connect each other. in an excited state had a semi-stability 10 to 104 times of that of helium, and enabled to obtain a large curing effect. precisely, curing with helium was performed for 5 to 15 minutes at 0.1 to 100mmHg, typically at 10mmHg, then curing with hydrogen was performed for 5 to 15 minutes at 0.01 to 10mmHg, typically at 0.1mmHg. Practically, 100% hydrogen or hydrogen mixed with 5 to 30% of helium or neon was used as the excitation gas.

The embodiment of the present invention was applied to devices such as fig.1 semiconductor device. The volume of said excitation gas was determined by Auger spectroscopy or gas chromatography wherein the excitation gas is doped to a semiconductor, the semiconductor is heated under vacuum to let it release the gas, and the volume of the gas is measured. It was found that the excitation gas was applied 0.1 mole%, typically 1 to 20 mole%. Of course it is more favorable to add 20 mole% or more,

30 to 200 mole% or more, and 30 to 200 mole%. However, a tendency of saturation was observed in general.

Needless to say that the present invention method can be applied not only to non-single crystal semiconductors, but also to single crystal semiconductors. However, the effectiveness of the method was more obvious in non-single crystal semiconductors. In the following embodiment of the present invention, the same induction curing method was used.

Fig.1 (B) is an embodiment of SOS(Silicon-On-Sapphire). The figure shows a 0.02 to  $2\,\mu$  thick semiconductor formed by epitaxial growth on an alumina, sapphire or spinel substrate, a field insulator (3) where a source (5) and a drain (6) are buried, a semiconductor direct contact (7), a self-align gate electrode (12), and a CVD  $SiO_2$  film (10). In this case, the alumina component of the substrate and semiconductor (9) are connected, and the region indicates non-single crystal state. Due to this, the formations of the source and the drain were abnormally diffused. Therefore, even if the semiconductor film of 0.01 to 0.3 $\mu$  could be obtained, the device was not practically usable. However, if the excitation process is performed on a finished or an almost finished semiconductor device, the recombination centers of the incomplete layer (9) is reduced down to 1/100 to 1/10000 of the concentration before the process, and the device can be handled as a single crystal.

This excitation process is greatly effective in neutralizing the interface state between a semiconductor substrate and a gate insulating film, or dangling bonds in a gate insulator, therefore, is very preferable method to improve MIS-FET manufacturing.

Fig. 2 is an embodiment of the present invention.

The method of Fig.2 attempts to manufacture a highly concentrated integrated circuit (LSI, VLSI) having a concentration of 2 to 4 times of that of conventional devices by providing the

second MIS-FET on, or on an upper layer of, the first MIS-FET.

The following is the explanation in accordance with the figure.

In fig.2 (A), the insulating film (2) such as silicon oxide in a thickness of 0.1 to  $2\mu$  is formed on the semiconductor substrate (1).

In this case, the substrate does not necessarily be a semiconductor. If it satisfies the conditions on the thermal conductivity and processing etc. in a practical thermal processes, it can be an insulator. In this experiment, polycrystal silicon is used. The insulating film (7) is formed by oxidation of the substrate (1).

Over said surface, a semiconductor silicon film is formed in a thickness of 0.1 to  $2\mu$  by low-pressure CVD method. The field insulator (3) is formed in this P-type semiconductor layer which has an impurity concentration of  $10^{18}$  to  $10^{16} \text{cm}^{-3}$ , by selective oxidation using double masks of silicon nitride and silicon oxide. Etching of said field insulator to approximately the same level as the semiconductor layer surface, and removing of a part of the semiconductor layer before silicidation, are also acceptable.

The gate insulating film (12) is formed in a thickness of 100 to 1000A on the surface. This gate insulating film can be a thermally oxidized film formed by oxidation of the semiconductor layer, a film having double layered structure with oxide, phosphine glass, alumina and silicon nitride, or a non-volatile memory forming clusters or films by semiconductors or metals. After this, the second semiconductor layer in a thickness of 0.1 to  $2\mu$  is formed on the surface, and removed selectively. In this figure, a part of said layer is forming the gate electrode (11), and the other part is forming the source (25), the drain (24) and the channel region of the second MIS-FET. The source (5) and the drain (6) of the first MIS-FET are formed by ion

implantation utilizing the gate electrode (11) as a mask. Of course thermal diffusion can be used instead. As the figure indicates, the gate electrode (11) is connected to the source (15) of the second MIS-FET via field insulator (3) which is not indicated in the figure.

D

After forming the third semiconductor layer (21), the source and the drain of the second MIS-FET are formed by ion implantation or thermal diffusion utilizing the gate electrode (21) and the gate insulator (22). The figure indicates the second MIS-FET provided in the diagonally upper position from where the first MIS-FET is provided. However, the arrangement, the sizes, and the wiring of MIS-FET can be determined by the designer's own preference. As the figure (B) indicates, a resistor and a capacitor can be formed at the same time, on the same substrate, and also a diode such as a protection diode can be formed.

The fig.2 (B) shows a P-channel or a 4-channel MIS-FET comprising; the field insulator (3) in a thickness of 0.5 to  $2\,\mu$ formed by selective oxidation on the single crystal semiconductor substrate (1), the gate electrodes (11) (11'), the source (4), the drain (31), and the drain (5) doped with phosphorus or boron at a concentration of 1019 to 1021cm-3. It is an example of an inverter wherein the impurity region (31) is utilized as the drain of one MIS-FET, and also as the source of another MIS-FET. The insulating film (10) for overcoating purpose is formed at a thickness of 0.5 to  $2\,\mu$  . When this surface is flat, precision processing can be applied to the third MIS-FET which is to be formed on this surface. Over said surface, a non-single crystal semiconductor layer is formed in a thickness of 0.2 to  $2\,\mu$  . impurity concentration of this layer shall be at 1014 to 1016cm-3 to make it a P-type, and the channel region (29) is required to The non-single work sufficiently as a channel during operation. crystal resistor (37) is connected to the source of the third MIS-FET and to the lead (38) by photo masking. The drain (27)

is connected to the electrode (34) under the capacitor. The gate insulating film on this surface is an insulator to the capacitor, and at the same time, a gate insulator of the third MIS-FET. On this film, the gate electrode (21) and the upper electrode (36) of the capacitor are formed. In this experiment,

aluminum is used as the material for this formation.

The substrate electrode of the third MIS-FET is connected to the gate electrode of the first MIS-FET so that substrate bias is applied, and the gate electrode (11) is substantially able to control the channel states of the both MIS-FET. insulator is formed between the channel region (29) and the gate electrode (11), of course the third MIS-FET has to have a double gate structure having gate electrodes at the above and the below. Of course, the upper gate electrode can be removed. That is, a distinctive characteristic of the present invention is to control two MIS-FET by a single gate electrode, and one MIS-FET by two gate electrodes. Moreover, not only a lead, but an active element like MIS-FET, or a resistor, a capacitor and a diode can be provided on a single substrate. In addition, if these elements are integrated, the density of the elements can achieve 2 to 10 times of the elements formation of the device The present invention method would not be indicated in fig.1. possible without the "induction curing" which is, not only able to eliminate recombination centers in a single crystal semiconductor, but also able to offset or neutralize the interface state resides in a polycrystal or amorphous semiconductor, an insulator, or an interface between a semiconductor and an insulator by an inert gas or hydrogen as explained by fig.1 (A) and (B).

As in aforementioned explanation, forming silicon nitride overcoating films on the semiconductor devices of fig.1 and fig.2 by plasma method after the curing process is preferred. It is because the silicon nitride overcoating film confines the

hydrogen or helium atoms doped into the semiconductor device, and prevents them from getting out by its masking effect against those atoms. Therefore, along with sodium contamination prevention effect, it is greatly effective in improving the reliability.

In the embodiments of the present invention mentioned here, silicon semiconductors are mainly referred to. However, the same result can be obtained in germanium semiconductors and also compound semiconductors as GaP, GaAs, GaAlAs, SiC and BP.

In addition, the present invention is effective, not only in MIS-FET, but also in all semiconductor devices such as bipolar transistors or its integrated devices such IIL, SIT and LSI ICs.

Brief Description of Figures

- Fig.1 shows cross-sections of an embodiment of the present invention.
- Fig.2 shows cross-sections of an embodiment of the present invention.

① 日本国特許庁 (JP) ① 特許出願公開

◎公開特許公報(A)=≤t#>昭55—50663

例Int. Cl.3 難別記号 H 01 L 29/78 27/06 第29/04 年

●公開 昭和55年(1980) 4月12日

7514-5F

・ 密査請求 「有

(全1頁)

②半導体装置およびその作製方法

\* このある長度を発出してしての大会。

**0 元**明 者 山崎舞平

番21号 ①出 願 人 山崎舜平

東京都世田谷区北烏山7丁目21

東京都世田谷区北島山7丁目21

番21号.

これにしたになる事故は中央に共 ( さた)

(4) 新一次 (1) 12 (1) 12 (1) 12 (1) 12 (1) 12 (1) 12 (1) 12 (1) 12 (1) 12 (1) 12 (1) 12 (1) 12 (1) 12 (1) 12 (1)

era til til store til

量作製方法。

し発明の名称

半導体装置か上びその作製方法

2.条件技术の概念 ニックニュ

化物が 4.1 モルバーセント以上の表質に個人

したことを特徴とする単導体装置。

※収の上部の走産物上には、非単級品半導

体が設けられたことを発生とする特許式末の

福田第1項記載の事事体集業。

4. 學等体器模型文化學等体器模型化設定方式 (does not a judge of a judge

シュニッジペネスのカロジェム系はスプサイン 使物でれた事態型の中にひたすととにより。

・エスパスは 500円できなけれる 500円である。 UC 保護中の 中部保護器中代数配対決を設定して保護中の 100円でライスを生活を対応を定定さるを表 | カナマナ3 | ダマをデオ 東京 とか

4 1 2 3 8 3 7 4

*,* 

-

**阿尼55-50663 ②** 

#### 4.発明の評価を配明

本発明は、非早期品中海体を申導体展置の少 - くとも一部に有する。 単体装置シェび七の作業型 八八 むられることを目的としている。

ママガガマ - 本発明は、色度ダイト展電界効果トランジス !(以下、MIS-PETという)のゲイトを最後点 下のナポネル無駄の少くとも一番が、アモルフジ アスモ大は多端品のいわゆる非単語品半導体と 「全」り戻り、かつとの半年休中ドは水果、ヘリウエ

のような不否在気体で大は塩果のようなへきが ン化物をG1モルパーセント以上並入せしめる ととに関する。そしてこの非年始品徴以で不対 総合手等による再総合中心を中和かつ情報せし かるととも目的としている。

> その結果、電子またはホールの存動度をこれ まで知られている早齢品の場合に等しくまたは 栽培等しくさせることを目的としている。

> 本発男はかかるMIS-FET 、さらにキアパ シメ、抵抗さたはダイオードが単導体蓄板上。 上面が絶縁物より成る基板上、さらにまたは第

1 の MIS- FET が 当 板 K 設けられたその上方 さたは上方面に新えのMIS-PETとして設け

本発明は、アミたは8回の導電型を有し、か つその不具物会変が2×10gmi 以下、特化例子・ えば!0<sup>14~107</sup>四<sup>-2</sup> にかける非年最高半導体に 対し、その半年体の形皮と同時または形成長、 特に半導体装置を発展してしてつた後、水果 (黒水果を含む)、ヘリッグのようを不成性ガ +: スまたは堪果のようをヘッダン化物を 1 0<sup>-1</sup>mHg 以上の圧力にした雰囲気中に侵存し、かかるま 西気ガスを高周波エネルギまたはマイチョ放エ ネルギにより活住化させて半導体装置中に最近 させる単導体装置作製方法に買する。

党未半等体質量は早齢品の半導体品をに対し MIS-FETまたはパイポーラ型のトランジス メ、さらにまたはそれらをキャパシメ、抵抗、 ダイオード等を同一当板に複合化して集根化し た英量を製造するにとどまつていた。

このため、アクテイプエレメントであるMIS

-FETtたはトランジスタは必ず単結品蓄板に 及けられていた。毎KMIS-PETKかいては ゲイト以下のナヤネル景紋、またパイポーラ。 トランジスメ化かいてはペース、コレメメはキ ~ に対する再集合中心が十分小さい最更の単語 **る半年体が用いられていた。さらにPN袋合に** かいても逆方向針圧にかいてソフト・プレイタ メウンえたはリータ増大は格子欠陥その他の格 💯 子不整、不対抗合手による再放合中心がそれら の基化の主因であつた。

本発明はとれらの根本展園である芳劫合中心

ガルの気管にかける気気要するをとする ピシマコン単級体にかいては100~1200でで

の不其物の無拡散、400~550で化シけるアル ミュニームのコンタクトのアコイ、350~700 でに少ける故化珪素、塩化珪素、シリコンの気 祖法(献圧CVD)による被笞作祭である。本 - \* ・ 発明はこれらのすべてもたは大部分の私処理工 め、その気気はキャリアである電子主光はホー<sup>、コスポスプ</sup>電を低光装置として完成之大は大部分が完成し **元半球体装量だ対し、水果、ヘリリンのようなだ** 不然性気体、塩果のようなハッゲン化物を化学 〝 的に活性せたは属子状態で最加することを特点 とする。本共男ではかかる最加作用を彫ちして 胃耳キニリング (induction curing) ともいう たはマイクの数エネルギにより間等機器し化学 的战性状態化し、七〇字器気料化10°°==Bg 以 - オップ上の圧力の事情気中に だ中却することを発虫として

以下代七の実施的に従って本発明を説明する。 第1回はMIS証電作効果単導体の展示器面

との発明は、ショコン学等体系表(I)上K286 人~18の厚さの数化理果も大は気化理果の罪 質を形成して、とれに単導体系を表質と9 1 5 0 ~300KeVのイオン狂人缶により要果せたは鼠 果を打ち込むととにより裏葉した。とれを裏望 状腺之光は水果要因気にて 9 0 0~1 1 0 0 C で ニ10~30分アニールを行せつた。さらに七の 守 上面に彼圧気相伝によりシャコン度を形成した。 とれはシラン(SiB。)ジチョールシラン (SiH,CL:)その他の変化物を反応性気体として Q1~18TORR(=Bg)の圧力状態にした上、 500~900℃の重度で行立りいわゆる状圧気視 法化よつた。発熱は 1~1 8 MRz の高質板酵等を コニュ用いた。しかし抵抗加熱でもよい。との試圧気 祖法による半導体質の形成は特公司 51-1589 だ並づいた。 もちろん宝型~ 5 0 0 Cの意変でダ ロー放電法さたはスパッタ任を利用してもよい。

間取35-5:663 (3)
してこの上面に 0.1~2 = の早さのシリコン 中本体質を参展した。この質面は逆硬 層(3)が解析の SIO または SIsNs にあつては多雑品であったが、この設ままたは はまの量が 1 0 M~1 0 H である場合には 非単語 品を一部に 含むエビタップル 装造であった。しかし 本実 地 代かいては、 実質的に エピタキシ アル 概念と 立っていた。しかし 7 総合中心より少しくしょり 完全 語 品と同等の 学事体とすることは き わめて 変 天 ある。

本発明はかかる 再給合中心の密度の多い半導体質の再給合中心を誘導電気エネルギにより除去するととも目的としている。

(8)

半導体質を作つた。

į

· 加えて SiO:裏のオーバーコート (10) も Q 5 ~ 2 Aの早さに形成した。この時との上面を平坦 面とするため SiOs其のかわりKPIQ等を用い てもよい。アルミニニームの発症の穴るけ(8)。 らにアルミニュームの電車。サード(6)を形成 ユした。ソース(5)、ドレイン(6)はテヤネル形成像 \* 女(4)が P 型 て る つ て は 1 0 <sup>11</sup>~ 1 0 <sup>11</sup>~ <sup>1</sup> の N <sup>+</sup> 型 の 不満物例えばリン、ヒスドより形成した。グイ ト電気をモリブデン、メングステン寺の会員でデニ 行なつてもよい。また10円㎡ 以上の長度だり ン等を貫入して、低抵抗の中導体リードとして もよい。との不見始が188mm\*\* 以上、界に192 on<sup>-1</sup> と多点に成入している場合は、本発明の電<sup>-</sup> 低エネルギドよる中和の効果はみられなかつた。 他方テヤネル領域は不規数数度が 10M~ 10円m<sup>4</sup> の低質度であり、症めて数据である。

を子さたはホールのキャリアは早離品では一 数に表達数据性をもつことが知られていた。し かし本発明はかかる調査数据性が認品調査に増

因するのではなく、その中に存在する芳்語合中 心の反応に帰因するものであることを発見した 本発明はその結果との敏感性を与える再始合中 心を中和情報させようとしたものである。 との **元め、本元明にかいては、ととに水果せたはへ** リウムを見りモルパーセント特に5~20モル パーセント収加した。その数条。 初1 即Wの米 造が出来上つた後、水果の数加によりキャリア のライフォイムが 1 03 ~ 1 06 倍化なつた。 C -**マティオードによつても Q<sub>54</sub>≃10<sup>Man=1</sup>のオーチ 奈** のほぼ温油油 9 O C - V 毎性を示していた。 5 ヘリクムのような不然色ガス。塩余のよう セヘ●ダン化物の化学的数据は以下の方法化党 つた。 大をわち装置の重要 5 ~ 2 0 四年代 1 5 es(長者2m)の石英智に対しその外質に高見 波波等声をリング状化水冷を可能化した側管を スパイラル状化巻くことにより実施した。耳杖 数は1~18MBs とした。そらKCの外質K垂 状態部子をこの終年子の性機能に対し変角にな るように発動体を記念して行なつた。高考底チ

(9)

特別収55-50663(4) 体中に着加てきた。

**た用いた。この反応 の** H 10-100 KW O 中に新1回Wの平洋体質量を形成した手板例え リコン芸術(重任10四)七5~50枚ポ 化林立させる形でもりてんした。 さらだと 18-3 m Bgの圧力にまて低圧した。その要求素 を導入し、常圧付近にまでもどした。さらに今 一度 10<sup>-3</sup>~ 10<sup>-3</sup> mHg K 1 て来空 K し、その表 10-1~10=Rgとした。反応とはたえずー方と(学) り水水、ヘリウムを導入し無方より・一タ ボンプ等により実空引きを選択的に行立つた。 松加红纸铁加贴炉化上匀面模长 500~500℃ に加熱し、その装飾等体炉を電圧動揺させた。 電視路尼をさせる場合は、基板での企業をまた は金属質の部分のみが局部的に加熱されてしま い、好せしくなかつた。とのため、反応尹気体 の活性化は電圧動態とした。さらに需要が300 で以上であると水果原子。ヘリクム原子は自由 K C の国体中に使入型属子(インタースライン frac アル・アトム)のため動きせわるととができる。

との表との意見を全点にまて下げた。との間 も反応尹ス体の数据を表けていた。即ち、加熱 十島忠七5~60分界に30分元け、七の英富 量での職品を5~60分析に15分行なつた。 加急電波はアルミニューム等の比較的低い温度 で合金化せたは部設する材料がある場合は。 500℃が上限でもつたがそれ以外の場合はそ れ以上の無度(400~1000で)でおつてもよ い。しかしひとつの大切をことは水果、ヘリク ム等は300~500℃の長度で半導体中の菓子と ☆ 🦲 の総合をはずれ Ha せたはRe として外に进程されて ヤナい。とのため、高量化タける日本キューリ ングを行なう場合の基度を営集化さて下げても 野洋中ユーリングのための電気エネルギを加え 続ける必要がある。さらに反応等各内の圧力は グ=一放電その他の高層波誘導励起せたは誘導 キューリングが可能を範囲で高い方が好さしい。

そのため本元明の効果は10-6~10-6 mRg で サミ 90 毎日本効果が製器されたが、最初量を0.1 モルギー

02

このため十分を平衡状態の優度にまでとれらの cd

スーセントまたはそれ以上とするため GO 1 mHs 以上所に G 1~10 GmHs とした。 6 ちろん変数での高泉板房準を行立つてもよい。 G D 0 1 mHs 以下にかいては単語品中に存在する低い密度の存储合中心を中加する効果があつた。しかしその場合中心を中加する効果があった。しかしその場合を表彰的には約1 時間以上のキューリングを

ではなが50~1000MRでもつてもよい。各 に見収が50~1000MRでもつた場合は反応 で内の圧力が常圧でもつてもその効果は苦しく あり、好ましかつた。その場合、反応管は悪質 でと呼ましい。TEMモードを作る時、 などの大きさは分成的に失められてしまりため、 電子レングのようにマイナの変をキューリング

用オーデン内に属射して変換すると好さしい。 では 海ボャニーリングを行せつている酸反応管の圧 力を昇圧さたは降圧してもよい。 高級では外体 と中部体中の気が一貫地での子質状態が大きく。

・ 4 ま 、 □ め寄稿にした状態で簡単やエーギングをしつつ。

例えば 9 8 0 により重要に急冷すると株冷に比べて 3 ~ 1 8 倍の 資度に取加できた。及応性気体は水果のみまたはヘリウムのみでもよい。しかし水果は不対議会手と総合するがヘリウムは中途を不対議会手をたたいて互いの総合を使

急度することは独角に比べて効果が大きかつた。

15 かになかなですですう人を日本ではいるかい はおいつでからないです。 その数本まで行なうのが好えしい。「関う、 He リアドゥ でのキューリングを5~15分、 G1~100mHg 特に10mHg で行ない、その最5~15分G01 ~10mHg 特にG1mHgで水果中でのキューリングを行なつた。また、実用的には水果1005 または水果中に5~305~19~を個人をせ (...)

本発明方法を第1面のようを単端体表徴に表 用したが、かかる動起ガスの最温度の検定は単 等体にかかる集体を最入しその基質を其空中で 加無し、かかる集体を放出させてそのまを理量 化するいか。るガスチェットタまたはオージエ の分元級により定量化した。その場合動起ガス

はG1モルバーセント年代1~20モルバーセント最初されていること利利した。もちろん26モルバーセント以上30~200モルバーセントを加えることはさらに行えしい。しかし一般には動物場所が入られた。
本見明方法は非単語品のみではなく。単語品の単学体に対しても問題に連用できることはいっませんが、しかし年に非単語品単等体の方がその効果は顕著でもつた。以下の本発明の発生に対してもない。しかし年に非単語品単等体の方がその効果は顕著でもつた。以下の本発明の発生に対したと同様の方法によって関係をかってもこれまで記載したと同様の方法によって関係をあっていません。

####S5-53663 F3 ソース、ドレインの形式が具有狂なをかとして しせつた。このためとの中央体質はその早さを 881~8340尽さ化作ることがたとえてをても、 英用上は衣にたたたかつた。 しかし本発明のよ うK、 801~8 5 4 0 早さて つても、とれら の半導体デバイスを完成さたはほとんど完成さ せた 張 尉 起 島 恵 モ 行 た う た ら ば 。 と の 不 先 金 層 (7) はその再組合中心が 1/108~1/10000とその 哲武が減少し、これまで知られている年前品と 阿様に取り扱かりことができるようになつた。パー この勤起処理は半導体蓄積とゲイト絶職裏との MK存在する非面単位またはゲイト絶景物中に 芬在する不対約合手を中和する効果が 考しくる ð、MIS-FETの作製法の角上にもわめて好 さしい方法でもつた。\_

第2回は他の本見明の実施例である。

この終え回は、ひとつのMIS-PETの上質 または上方面に対して終えのMIS-PETを設 け、これまでより1~4倍の高面変の無数回路 (LSI、VLSI)を製造しようとしたものであ

90

以下に図面に従つて設明する。

第2国以は半球体書板(1)上に使化登录のような色板裏(以を 0.1~2×0厚さで形成した。との 場合書板は半球体である必要は必ずしもない。 ここでは での を の を 切 た せ は 色 を 切 た せ は 色 を 切 た せ は 色 を 切 た せ は 色 を 切 た む む ま ま (1) を 成 化 し て 形成した。

.)

である。 P では、 P では、

\* 10K911 世界版 (以 を 100~1000AO

算さに形成した。 とのゲイト 絶異質は半導体層 の硬化による施設化質であつても、また低化物 とリンガラス、アルミナ、皇化丑未との二重素 泣でるつても、せたこのゲイト絶象物中にクラ スタ 主元は属を半導体さたは金属で形成する不 揮晃性メモリとしてもよい。 との最との上面に 祭2の単導体権も、6.1~2gの厚さに形成しอ状 的に象去した。との国語ではそのひとつはゲイ ト電板 (tt) 他は新 2 の M I S - FET のソース (25)、ドレイン (24)、ナヤネル魚は (27) とした。 ゲイト電弧 (II) ケマスクとして。第 1 の MIS-FBT のソース(5)。ドレイン(4) をイオン在入益化 より形成した。もちろん私生数伝を思いてもよ へ。 さらだ目曲より男らかなようだダイト電板 (11) は目示されていさいフィールド意思告印上 七年で第20MIS-FETのソース (IS) に注思さ

第 2 のMIS - FET は第 3 の半導体層 (21) を 形成して表。ゲイト電視 (21) とその下のゲイト 連貫物 (22) とによりイナン狂人無さたは私気取

0

...

れている。

企 任利用してソ ドレインを飲むし作者した。 この回路はありのMIS - FETを設けたものである。 しかしこのMIS - FETを設けたものである。 しかしこのMIS - FETの配金、大きさかよびそれぞれの配数は設計の自由者に変つてをされるものである。 さらに関に示すように垂狭、キャベニア・チモ同時に同一番級に作り、さた保護ダイオードを作つてもよい。

3 チョ コースーコート用品投展 (10) た 0.5~2 m の M に 2 m の 以 年 2 m の 以 年 2 m の 単 3 m で 2 m の 単 3 m で 2 m の 単 3 m で 2 m の 単 3 m で 3 m で 3 m で 4 m で 3 m で 4 m

、ミシィ尾さに形成して、との上面が平温面であると。

特別的S-53663 個 との 大作るあるのMIS - PET K対し数が 加工が可能である。との後、との上面に非年齢 品学媒体を 8.2~2.4 の厚さに形成した。との不 開始異似は 10 M~10 Mm TでP 型とし、チャネル領 域 (27) が動作を低 で十分チャネルとして動くこと を条件とさせた。さらにフォトマスタにより非早 輸品の低収 (37) をこのあるのMIS-PETのソー 本に通難し、サード (34) につなげた。ドレイン(27) はキャスショの下質電底 (34) に連維した。との 上面のゲイト逆環版はキャスショの簡繁体であ り、かつあるのMIS-PETのゲイト逆環制であ る。こと質電底 (34) を形成した。との実施例ではこ よりにアルミニューム会員を用いた。

# 3 の M 1 S - F B T の 遊覧を伝送 多級 ペイヤスが 印加されるよう に # 1 の M 1 S - F B T の ゲイト 電磁 に 温差されて かり、 ゲイト 電磁 (11) は 英美的 に ふ たつの M 1 S - F B T の テ ヤ ネ ル 状態 を 解析できるよう にして ある。 6 ちろん と の テ ヤ ネ ル 気 域 (27) と ゲイト 電磁 (11) と の 間 に ゲイト 色紙 他 が 形成 される さらば、 # 3 の M 1 S -

Œ

の再設会中心を放金するととのみならず、多様 ませんはアモルファス等性の中等体を大は色素 物体すらにまたは中等体と色素物体との非単に 存在する界面単位を不信性気体でもなったは水 素等により中和できることにより改めて可能と 立るものである。

以上の説明にかいてとれら第1回、第2回の 半導体設置がキュアされた後望化選果をブラズ マ注で形成しまーパーコー)をするのが好ましまけ なせなら望化理果は水素へリウム等の菓子 に対してもマスク作用を有するため一度半導体 機量内に設加された水素、ヘリウム等を対じて 外に出るないようにする効果があるからである。 そのため外部よりのナトリウム等の行及防止に 加えてACを向上の効果が等しい。

本発明の実施例だかいては中年体材料として はシリコン甲基体を中心として説明した。しか しこれはダルマニューム等であつても同様であ り、GaP、GaAs、GaALAs、SIC、BP等の化合物平 単体であつても問様である。

加えて、単導体機能は単化MIS-PETに設定されるととせく、ペイポークはトランジスタ またはそれらを異常化したIIL、SIT等OIC

-296-


7

LSIでもつても用機 り、すべての単導体機 使に対して有効である。

★ 日間は本発明の発送所を示す最終器型でも

「富 2 面は本発明の他の疾為例を示す最新部団 である。


> 条件出版人 山 年 条 美



ZID.

**(2)** 

بنتي)



**1**20